TCL LCD1526、LCD2026液晶电视电路原理(图)

图1 LCD1526/LCD2026整机流程图

图2 LCD1526/LCD2026原理框图

　　一、普通模拟电视信号处理模块（模拟板）

　　该模块主要由高频头（此高频头是****的一个小盒子）、视频信号处理器IC201（TDA9321H）、丽音解码器IC204（MSP3410G）、CPU 微处理器IC1、EEPROM 存储器IC2（24C08）、动态梳状滤波器IC203（TDA9181T）、画质改善器IC202（TDA9178T）、功率放大器IC206（TPA1517）、电源控制器IC804（KA278R08）等IC 及一些外围器件组成。

　　****的高频头盒子为一体化二合一高频头，内部包含了普通数字高频头功能及多制式图像伴音中频解调功能，可直接输出复合电视信号和解调的伴音信号。同时，高频头也可输出第二伴音中频信号SIF 提供给带丽音解码的机型使用。该高频头采用单一5V 电源供电，内含DC/DC 转换器可把5V 变为频率合成所需要的33V 调谐高电压。该高频头具有集成度高、电性能好、体积小重量轻等特点，在LCD 电视上采用，一方面可以减小系统的体积及重量，另一方面可以简化线路的设计、降低系统成本，同时也提高了系统的TV 接收性能及可靠性。

　　从端口 P3-2 的第5 输出的复合视频信号CVBS 经C204 耦合电容后从IC201 的14 脚送入IC201 内部进行处理。IC201 使用飞利浦公司生产的高端视频输入处理IC，型号为TDA9321H。TDA931H 的内部集成了多制式图像及伴音中频解调处理功能（在本线路上没有使用）、视频输入选择开关、多制式视频信号解码及处理、YUV 输入输出接口、行场同步小信号处理等功能。

　　从 14 脚（CVBSint）进入的TV 复合视频信号，16 脚（CVBS1）进入的AV 视频信号，18 脚（CVBS2）进入的自测试图像视频信号（本机是空脚），20 脚（CVBS3/Y3）、21 脚（C3）和23 脚（CVBS4/Y4）、24 脚（C4）进入的S 端子信号，经内部视频输入选择开关选择后，送入视频解码单元进行处理，如果选择的是复合视频信号输入，该信号经选择开关后将从26 脚（COMB CVBS）输出，经Q1（BC847）缓冲后从IC203 的12 脚（Y/CVBSI）送入TDA9181T 的内部进行Y/C 分离，分离出来的Y 和C 信号分别从IC203 的14 脚（Y/Vout）、16 脚（COUT）输出，经电容C213、C214 耦合，从IC201 的28 脚（COMB Y）、29 脚（COMB C）送入IC201 的内部进行视频解码。解码出来的YUV 分量信号经内部处理后，分别从IC201 的49 脚（Yo）、50 脚（Uo）和51 脚（Vo）输出，从IC202 的6 脚（Yin）、8 脚（Uin）和9 脚（Vin）进入TDA9178T 的内部进行画质改善处理后，从IC202的19 脚（Yout）、17 脚（Uout）和16 脚（Vout）输出，经Q203~Q208 三极管（BC847）组成的两级缓冲器缓冲后从接口P201 输出到数字板的逐行转换模块做进一步处理。IC201 分离出的行场同步信号也分别从60 脚（HACLP）和61 脚（VA），经P201连接到数字板的逐行转换模块。

　　从高频头送出来的第二伴音中频信号SIF，经电容CN28 耦合后，连接到IC204（MSP3410G）的50 脚（ANA_1+）。IC204 为多标准丽音解码IC，可解码各种不同制式的数字伴音标准。IC204 可根据当前的伴音格式是立体声伴音或是单声道伴音而选择高频头的SIF 为输入或AUDIO 为输入。从AV 输入端口来的一路音频信号分别IC204 的44 脚（SC1_LI））、45 脚（SC1_RI）输入。IC204 根据当前的工作模式选择相应的输入通道，经内部处理后分别输出两路伴音信号。一路从IC204 的17 脚（DACA_R）和18（DACA_L）脚输出，经电容CN35、CN36 耦合后，进入耳机功率放大器IC3（TDA2822D）的6、7 脚，经音频放大后由1、3 脚输出音频信号，主要用于监听，驱动小功率耳机。另一路从IC204 的20 脚（DACM_R）和21（DACM_L）脚输出，送入IC206（TPA1517）进行功率放大后去推动喇叭发出声音。

　　IC206 为3W x 2 双通道立体声功率放大器TPA1517，采用20 脚DIP 封装，单9.5V-18V 工作电压，工作时无需散热片，可利用电路板铜箔及自身散热。

　　模拟板的控制功能由 IC1来实现。IC1 为80C51 内核监视器专用CPU，内部集成512Byte 数据RAM、64Kbyte程序FLASH-ROM、AD 转换器、I2C 总线接口、自测图案发生器、行场同步信号处理器等功能。主要提供人机接口、模拟板设置及控制、与数字板通信等功能。主要管脚功能有：43 脚和44 脚为VGA 行场同步输入端，26 脚和27 脚为面板按键输入端，19 脚为红外遥控信号输入端，16 脚为LCD 面板电源控制输出端，15 脚为内部自测试图案视频输出端，23 脚和24 脚为I2C 总线时钟及数据端。

　　IC804 为4 脚TO-220 封装的8V 四端稳压器，型号为KA278R08（或其他功能相当的型号），其管脚功能及典型应用如图3 所示。

图3 278R08 管脚功能及典型应用

　　二、逐行转换处理模块

　　具体功能的实现主要由U3（AD9883）和U6（FLI2200）两块IC 组成。

　　AD9883 是专为平板显示模拟前端接口设计的模数转换集成电路，采用80 脚LQFP 封装，单一3.3V 供电电压，内置三通道8 位140MHz 采样频率AD 转换器，可输出4：2：2 标准的数字视频格式。

　　从模拟板过来的YUV 三路模拟色差分量信号，经阻抗匹配和低通滤波去掉高频干扰成分后，分别从AD9883 的48、43 和54 脚耦合进AD9883 内部，经3 通道AD 转换器转换后分别从AD9883 的2~9 脚（RP3 端口）、12~19 脚（RP1 端口）和70~77 脚（RP5 端口）输出4：2：2 格式的YUV 数字视频信号。从模拟板过来的行同步信号（HSYNC）和场同步信号（VSYNC），分别从30 脚（HSYNC）和31 脚（VSYNC）从送入AD9883的内部，经内部PLL 环路控制后，产生内部工作所需的时钟信号及与输出数据对应的数据同步时钟信号（U3的67 脚：DATACK）和行同步信号（U3 的66 脚：HSOUT）、场同步信号（U3 的64 脚：VSOUT）。

　　U3 输出的数字格式YUV 信号及同步信号分别从U6 的20~27 脚（Y 分量输入）、8~15 脚（U 分量输入）、30~39 脚（V 分量输入）、40 脚（数据同步信号）、3 脚（行同步信号）和4 脚（场同步信号）输入，经U6 内部逐行转换、画质改善、运动补偿及边缘平滑等处理后，从U6 的65~72 脚和93~102 脚输出16 位数据格式的逐行YUV 数字信号，U6 的89~92 脚和117 脚输出对应的各种同步时钟信号。

　　U6 采用是数字视频去隔行处理芯片FLI2200，内含多种画质改善功能，可支持525 行60Hz NTSC 或625行50Hz PAL/SECAM 制式信号输入，可自动检测输入视频信号的制式，支持多种逐行输出数据格式（8/10/16/20位YUV 或24/30 位YPbPr/RGBHV），内含SDRAM 控制器（可在外部连接2M x 32bit SDRAM），内置两线I2C总线接口，内置时钟发生器及显示时序发生器等功能部件。

　　FLI2200 采用176 脚的封装，3.3V 和2.5V 双电压供电。

　　三、VGA 接口模块

　　VGA 接口主要处理PC 输出的标准VGA 信号，包括模拟VGA 信号和数字VGA 信号两部分。

　　1、模拟VGA 接口

　　这部分主要由U11 芯片的模拟接口部分及一些外围元器件组成。

　　U11 的型号为JAG ASM，它是一片高集成度、功能强大的平板图像处理芯片。其采用388 脚的封装，3.3V和2.5V 双电压供电。内部集成了功能强大的平板图像缩放处理器（SCALER）、5 路独立的输入前端（两路模拟输入接口，两路数字输入接口，一路16 位视频信号输入接口）、3 通道8 位135MHz ADC、SDRAM 控制器、PLL 时钟控制器及一些画质改善功能增强等功能模块。

　　JAG ASM 内部集成了3 通道8 位135MHz ADC，因此其可和模拟输入直接连接，其提供的两路模拟输入接口可同时输入两路模拟VGA 信号。本机只使用了一路模拟输入接口来连接一路模拟VGA 信号输入。从标准15 针VGA 接口（DB15）进来的RGB 三路模拟信号经阻抗匹配及低通滤波后，分别从U11 的模拟信号输入接口（A12 脚：R1N、A13 脚：R1P、A16 脚：G1N、A17 脚：G1P、A20 脚：B1N 和A21 脚：B1P）输入到U11 的内部，经内部AD 转换器转化为24 位数字RGB 信号后，再送入LCD 图像处理器进行相应的处理。

　　2、数字VGA 接口（为可选部分，在有DVI 输入接口的机型才有）

　　这部分主要由DVI 接收芯片U28（SiI161）和U11 的数字接口部分及一些外围元器件组成。

　　SiI161 是Silicon Image 公司生产的平板连接数字接收器，该芯片使用了Silicon Image 公司的PanelLink 数字技术，可支持VGA 到UXGA（可选带宽25-162MHz），兼容DVI1.0 接口标准，支持24 位16.7M 真彩色，支持1 像素/时钟或2 像素/时钟24 位或48 位输出格式。

　　SiI161 采用100 脚TQFP 封装，单一3.3V 供电电压。。

　　四、LCD 图像处理模块 （SCALER）

　　TCL LCD-TV 的LCD 图像处理模块主要是基于GENESIS MICROCHIP 公司JAG ASM 芯片（在电路图上的标号为U11）的一个具体实现方案。除了上面所述有关U11 的模拟及数字接口功能外，U11 还提供多个接口来连接不同的功能输入，来支持构成一个功能强大的LCD 平板显示控制处理方案。

　　1、SDARM 接口

　　U11 内置一个SDRAM 接口，可与标准的SDRAM 芯片提供无缝连接。U12 和U13 为两片容量为2M x 32bit 的SDRAM 芯片，型号为K4S643232C（或其他功能相同的标准SDARM 芯片型号），采用86 脚标准TSOPⅡ封装，3.3V 供电电压，输入输出符合LVTTL电平标准。两片SDRAM 芯片并联连接，构成2M x 64bit 结构，为U11 提供容量为16MB 的数据RAM 供图像数据处理及帧数据缓冲使用。

　　2、数字视频输入接口

　　U11 提供两个24 位数字视频输入接口，可以同时连接两个24 位DVI 兼容数字视频输出或1 个48 位DVI兼容数字视频输出。本机只使用了一路24 位数字视频输入接口。从DVI 接收器芯片（U36：SiI161）输出的24 位数字视频信号经保护电阻后直接送入U11 的数字视频输入口PA（PA00~PA23），供U11 内部的LCD 图像处理器处理。

　　3、视频信号输入接口

　　U11 内置一个独立的16 位视频信号输入接口，可提供与视频解码器输出或MPEG2 解码器输出等标准输出视频格式的直接连接。

　　在本设计中，视频信号输入接口连接 U6（FLI2200）输出的经过去隔行处理后的标准16 位逐行格式视频信号。

　　4、LCD 显示接口

　　U11 在CPU 的控制下从各个接口输入的信号中选择一路，然后送到内置的LCD 图像处理器中进行处理（主要包括画质处理、格式变换、大小缩放、时序变换等）。经过内部的一系列处理后，数字视频信号被变换为符合LCD 平板显示的数据格式及时序，从U11 的平板显示接口输出48 位（或36/24 位/18 位，具体的位数视LCD 平板模块的输入接口而定，由CPU 控制U11 选择）平板显示数据和4 路同步控制信号。

　　U11 平板显示输出接口可直接连接标准48 位或24 位并行显示数据输入模式的LCD 模块，对于支持LVDS信号输入的LCD 模块，U11 平板显示输出接口输出的数据及同步控制信号则要经过转换后才能与带LVDS 输入的LCD 模块连接，这个转换功能由DVI 发送器芯片来实现。

　　由 U11 输出的24 位平板显示数据及4 路同步信号送入U15 进行格式转换。U15 采用TI 公司的平板连接发送器芯片，型号为SN75LVDS83，56 脚TSOP 封装，3.3V 单供电电压，时钟频率从31MHz-68MHz，支持SVGA到SXGA 格式，提供28 路并行输入4 路LVDS 输出。转换后的4 路LVDS 信号分别从U15 的47 脚（Y0P）和48脚（Y0M）、45 脚（Y1P）和46 脚（Y1M）、41 脚（Y2P）和42 脚（Y2M）、37 脚（Y3P）和38 脚（Y3M）、39 脚（CLKOUTP）和40 脚（CLKOUTM）输出。

　　5、CPU 接口

　　U11 通过一个8 位的并行接口与外部CPU 连接，为了减少管脚，接口采用分时复用模式，低8 位地址与数据复用一个8 位口（MCAD0~7）。U11 与CPU 连接的其他管较为：MCA8、MCA9：与CPU 连接的第8 和第9 位地址线，MCALE：高电平有效地址锁存信号输入，MCRD#：低电平有效读控制信号输入，MCWR#：低电平有效写控制信号输入，INTR#：低电平有效中断请求输出。

　　五、LCD 模块

图4 LCD 模块内部组成原理框图

　　TCL 的LCD 电视采用专为LCD-TV 开发的有源矩阵TFT-LCD 显示屏模块，具有亮度更高、对比度更大、视角更宽、响应速度更快、分辨率更高（液晶屏幕的最佳分辨率一般可达1024X768，较传统电视300～500 线的分辨率，具有更高的清晰度）、寿命更长、色彩丰富（该屏拥有16.7 百万的色彩，画面层次分明，颜色绚丽真实）等特点。其内部原理框图如图4 所示。

　　六、CPU 及供电模块

　　其具体线路原理与普通电视上的大体相同，提供整个系统的功能控制及电源供给。

　　附：IC 引脚功能

　　1、Sii161 管脚功能

类型	符号	功能	电压值	引脚
输出	QE0-QE23	24位偶数据输出	3.3 V CMOS	10-17,20-27,30-37
	QO0-QO23	24位奇数据输出	3.3 V CMOS	49-56,59-66,69-77
	ODCK	输出数据时钟	3.3 V CMOS	44
	DE	数据输出允许	3.3 V CMOS	46
	HSYNC	行同步输出	3.3 V CMOS	48
	VSYNC	场同步输出	3.3 V CMOS	47
	CTL1-CTL3	通用控制输出	3.3 V CMOS	40-42
输入	RX0+	TMDS电压差分信号输入数据对	模拟差分电压	90
	RX0-			91
	RX1+			85
	RX1-			86
	RX2+			80
	RX2-			81
	RXC+			93
	RXC-			94
	EXT_RES	匹配电阻连接端		96
控制	OCK_INV	ODCK极性控制	3.3 V CMOS	100
	PIXS	像素输出格式选择	3.3 V CMOS	4
	DFO	ODCK输出格式选择	3.3 V CMOS	1
	STAG_OUT	数据输出格式选择	3.3 V CMOS	7
	ST	输出驱动能力选择	3.3 V CMOS	3
	SCDT	同步检测输出	3.3 V CMOS	8
	PDO	输出驱动掉电控制输入	3.3 V CMOS	9
	PD	省电模式控制输入	3.3 V CMOS	2
电源	VCC	数字内核电源	3.3 V	6,38,67
	GND	数字内核接地	0 V	5,39,68
	OVCC	输出部分电源	3.3 V	18,29,43,57,78
	OGND	输出部分接地	0 V	19,28,45,58,76
	AVCC	模拟部分电源	3.3 V	82,84,88,95
	AGND	模拟部分接地	0 V	79,83,87,89,92
	PVCC	PLL部分电源	3.3 V	97
	PGND	PLL部分接地	0 V	98
其他	RESERVED	保留	3.3 V CMOS	99

　　2、SN75LVDS83 管脚功能

类型	符号	功能	电压值	引脚
输入	D0-D22, D27	24位平板显示数据输入	3.3 V CMOS	51, 52, 54-56, 2-4, 6-8,10-12, 14-16, 18-20,22-24, 27
	D23	平板电源控制输入	3.3 V CMOS	25
	D24	平板显示行同步输入	3.3 V CMOS	27
	D25	平板显示场同步输入	3.3 V CMOS	28
	D26	平板允许输入	3.3 V CMOS	30
	CLKIN	平板移位时钟输入	3.3 V CMOS	31
	CLKSEL	移位时钟有效边沿选择	3.3 V CMOS	17
	/SHTDN	省电控制输入	3.3 V CMOS	32
输出	Y0M	TMDS电压差分信号输出数据对	模拟差分电压	48
	Y0P			47
	Y1M			46
	Y1P			45
	Y2M			42
	Y2P			41
	CLKOUTM			40
	CLKOUTP			39
供电	VCC	内核供电电源	3.3 V	1,9,26
	GND	内核接地	0 V	5,13,21,29,53
	PLLVCC	PLL部分供电电源	3.3 V	34
	PLLGND	PLL部分接地	0 V	33,35
	LVDSVCC	LVDS输出部分供电电源	3.3 V	44
	LVDSGND	LVDS输出部分接地	0 V	36,43,49

　　★★★★★ 湖南省阳光电子技术学校常年开设：手机维修培训、家电维修培训、电工培训、电脑维修培训、焊工培训--面向全国火爆招生！网址：http://www.hnygpx.com 报名电话：0731-85579057)。百分百安置就业。颁发全国通用权威证书。采用我校多年来独创的“模块教学法”,理论与实践相结合、原理＋图纸＋机器三位一体的教学模式，半天理论，半天实践，通俗易懂，确保无任何基础者也能全面掌握维修技能、成为同行业中的佼佼者。包教包会包工作(一期不会，免费学会为止)。