二进制计数器-二进制加减计数器-同步异步计数器
减小字体
增大字体
计数器是数字系统中用得较多的基本逻辑器件。它不仅能记录输入时钟脉冲的个数，还
www.ssbbww.com实现分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。 计数器的种类
8ttt8。按时钟脉冲输入方式的不同，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器和非二进制计数器；按计数过程中数字增减趋势的不同，可分为加计数器、减计数器和可逆计数器。 二进制异步计数器:
1.二进制异步加计数器
电路结构
以三位二进制异步加法计数器为例，如图8.4.1所示ssBbww。该电路由3个上升沿触发的D触发器组成，具有以下特点:每个D触发器输入端接该触发器Q 端信号，因而Q n＋1＝Q n，即各D触发器均处于计数
www .ddd Tt. com;计数脉冲加到最低位触发器的C端，每个触发器的Q 端信号接到相邻高位的C端。 (2)原理分析:
假设各触发器均处于0态，根据电路结构特点以及D触发器工作特性，不难得到其
www .ddd Tt. com图和时序图，
www.Dddtt.com分别如图8.4.2和图8.4.3所示ssBbww。其中虚线是考虑触发器的传输延迟时间tpd后的波形。 由
www .ddd Tt. com图www.ssbbww.com清楚地看到，从初始www .ddd Tt. com000(由清零脉冲所置)开始，每输入一个计数脉冲，计数器的www .ddd Tt. com按二进制递增（加1），输入第8个计数脉冲后，计数器又回到000www .ddd Tt. com。因此www.8 t tt8. com它是23进制加计数器，也称模八（M=8）加计数器。 从时序图
www.ssbbww.com清楚地看到Q0，Q1,Q2的周期分别是计数脉冲（CP）周期的2倍，4倍、8倍，也
www.hnygpx.com说Q0,Q1,Q2,分别对CP波形进行了二分频，四分频，八分频，因而计数器也可
dddtt分频器。 需要sSbBwW.cOm说明的是，由图8.4.3中的虚线波形可知，在考虑各触发器的传输延迟时间tpd时,对于一个n 位的二进制异步计数器
www.，从一个计数脉冲（设为上升沿起作用）到来,到n 个触发器都翻转稳定,需要sSbBwW.cOm经历的最长时间是ntpd ，为保证计数器的www .ddd Tt. com能正确反应计数脉冲的个数,下一个计数脉冲（上升沿）必须ssbbww. c om在ntpd 后到来，因此www.8 t tt8. com计数脉冲的最小周期Tmin＝ntpd 。 2.二进制异步减计数器:
图8.4.4是3位二进制异步减计数器的逻辑图和
www .ddd Tt. com图。从初态000开始，在第一个计数脉冲作用后，触发器FF0由0翻转为1（Q0的借位信号），此上升沿使FF1也由0翻转为1(Q1的借位信号)，
www.hnygpx.com上升沿又使FF2 由0翻转为1，即计数器由000变成了111www .ddd Tt. com。在这一过程中，Q0向Q1进行了借位,Q1向Q2进行了借位。此后，每输入1个计数脉冲，计数器的www .ddd Tt. com按二进制递减（减1）。输入第8个计数脉冲后，计数器又回到000www .ddd Tt. com，完成一次循环。因此www.8 t tt8. com，该计数器是23进制（模8）异步减计数器，它同样具有分频作用。 综上所述，可对二进制异步计数器归纳出以下两点：
(1)n位二进制异步计数器由n个处于计数工作
www .ddd Tt. com(对于D 触发器，使Di=Qin；对于JK 触发器,使Ji=Ki=1) 的触发器组成。各触发器之间
（即进位信号应从触发器的Q 端引出）；若用下降沿触发的触发器组成,则应将低位触发器的Q 端与相邻高一位触发器的时钟脉冲输入端连接。对于减计数器，各触发器的连接方式则相反。 (2)在二进制异步计数器中，高位触发器的
www .ddd Tt. com翻转必须ssbbww. c om在低一位触发器产生进位信号（加计数）或借位信号（减计数）之后才能实现。故又称这种类型的计数器为串行计数器。也正
8 Tt t 8. com如此，异步计数器的工作速度较低。 8.4.2 二进制同步计数器
dd dtt. com提高计数速度，可采用同步计数器，其特点是，计数脉冲
ssbbww. com接于各位触发器的时钟脉冲输入端，当计数脉冲到来时，各触发器ssbbww. com被触发,应该翻转的触发器是ssbbww. com翻转的，没有各级延迟时间的积累问题。同步计数器也可称为并行计数器。 1.二进制同步加计数器
图8.4.5是用JK触发器（但已令J=K）组成的4位二进制（M=16）同步加计数器。
由图可见，各位触发器的时钟脉冲输入端接同一计数脉冲CP ，各触发器的驱动方程分别为J0=K0=1,J1=K1=Q0、J2=K2=Q0Q1、 J3=K3=Q0Q1Q2 。
根据同步时序电路的分析方法，可得到该电路的
www .ddd Tt. com表，如表8.4.1所示ssBbww。设从初态0000开始，8 Tt t 8. comJ0=K0=1,
8ttt8每输入一个计数脉冲CP，最低位触发器FF0就翻转一次，其他位的触发器FFi仅在 Ji＝Ki=Qi-1Qi-2……Q0＝1的条件下，在CP 下降沿到来时才翻转。 图8.4.6是图8.4.5电路的时序图，其中虚线是考虑触发器的传输延迟时间tpd 后的波形。由此图可知，在同步计数器中，
www.ddd tt. com计数脉冲CP ssbbww. com作用于各个触发器，
8 tt t8.com触发器的翻转是ssbbww. com进行的，都比计数脉冲CP 的作用时间滞后一个tpd ,因此www.8 t tt8. com其工作速度
SsbbwW.com要比异步计数器高。 应当指出的是，同步计数器的电路结构较异步计数器
，需要sSbBwW.cOm增加www.8 t tt8. com
输入控制电路，因而其工作速度也要受这些控制电路的传输延迟时间的限制。
8 tt t8.com将图8.4.5电路中触发器FF1、FF2和FF3的驱动信号分别改为 即可构成4位二进制同步减计数器.
2.二进制同步可逆计数器:
实际8ttt8应用中，有时
一个计数器即能作加计数又能作减计数。ssbbww. com兼有加和减两种计数功能的计数器称为可逆计数器。 4位二进制同步可逆计数器如图8.4.7所示ssBbww，它是在前面介绍的4位二进制同步加和减计数器的基础上，增加www.8 t tt8. com一控制电路构成的。由图可知，各触发器的驱动方程分别为
当加/减控制信号X=1时，FF1－FF3中的各J、K 端分别与低位各触发器的Q 端接通，进行加计数；当X=0时，各J、K 端分别与低位各触发器的Q 端接通，进行减计数，实现了可逆计数器的功能 ★★★★★ 湖南省阳光电子技术学校常年开设：手机维修培训、家电维修培训、电工培训、电脑维修培训、焊工培训--面向全国火爆招生！网址：http://www.hnygpx.com 报名电话：0731-85579057)。百分百安置就业。颁发全国通用权威证书。采用我校多年来独创的“模块教学法”,理论与实践相结合、原理＋图纸＋机器三位一体的教学模式，半天理论，半天实践，通俗易懂，确保无任何基础者也能全面掌握维修技能、成为同行业中的佼佼者。包教包会包工作(一期不会，免费学会为止)。
中查看“二进制计数器-二进制加减计数器-同步异步计数器”收录情况
中查看“二进制计数器-二进制加减计数器-同步异步计数器”收录情况